随着人工智能和数字化转型的发展所带来的数据量的爆炸式增加，NAND闪存的重要性越来越高。铠侠在已经开始量产的第八代3D闪存BiCS FLASH中导入了外围电路直接键合到存储阵列(CMOS directly Bonded to Array, CBA)新技术,通过对两枚晶圆进行高精度键合，从而成功提高了存储密度和性能。
数据量的爆炸性增加 导致闪存的重要性也在增加
随着各种系统的自动化、汽车的电动化以及生成式人工智能的普及，数据量正呈现出爆炸式增加的趋势。为了处理数量庞大的数据，各种高性能处理器的应用也在不断得到推进，而其中变得尤为重要的正是NAND闪存（以下简称为“闪存”）。
闪存的作用是对数据或程序进行保存，而随着数据量的增加，在大容量化、读写性能的提高、耗电量的削减、接口的高速化等所有方面都需要加以升级。
为了满足市场的要求，铠侠成功推进了相应技术的开发，由此实现了闪存的大容量化和存储的高密度化。
不单纯依赖“高层数” 铠侠闪存究竟如何升级？
作为在1987年发明闪存的制造商，铠侠以“用‘记忆’让世界变得更有趣”为己任，在此后的近40年来一直引领着闪存技术的进步。
闪存技术的升级首先始于2D（平面方向）型的进化。该项技术通过布线的微细化，提高了每枚硅模的存储容量和存储密度。精细化一直以来都是闪存厂商间竞争的根本，但当布线宽度达到15nm时则迎来了极限。因为一些不容忽视的问题不断出现，诸如“存储单元间距太小近则会产生漏电流”、“存储在两个存储单元中的电子数减少则会影响到读写的可靠性”等。
铠侠此次采用在3D垂直对存储单元加以堆叠的方法，开始对该项技术加以升级，通过增加积层数而使每单位面积的存储单元数量得以增加，成功实现了大容量化和高度集成化。2007年，铠侠发布了对存储单元加以堆叠的3D闪存技术。2015年，铠侠以“BiCS FLASH”（注1）为品牌名称，实现了48层3D闪存的产品化。从那以后，铠侠以大约每2年的节奏，不断发布了积层数得到升级的BiCS FLASH产品，直至于2021年发布了162层的第六代BiCS FLASH产品。
近年来，各家闪存厂商尤为着力的，就是对通过存储单元“高层数”方式以提高存储密度的技术的开发。每当有新一代闪存产品发布，层数就会有所增加，有些产品甚至已经超过了200层。但是，铠侠存储器事业部部长井上敦史则表示：“存储单元的‘高层数’只不过是大容量化和存储密度升级的方法之一，我们并不拘泥于积层数的增加。”
至于存储单元积层叠数的增加，在成本和制造工艺方面也面临着诸多的课题，其中最为显著的就是加工难度的提升。不仅必须将各层晶圆制作得极薄，而且进行堆叠会使得晶圆高度有所增高，而为了形成存储单元，则需要加工出极深且极细的孔，这就不可避免的需要导入最先进的设备，而这将花费庞大的成本。此外，随着存储单元积层数的增加，生产时间也会相应地被拉长。
井上敦史表示，“铠侠最为重视的是如何高效实现对存储单元的高度集成化和高密度化。一枚晶圆能存储多少千兆位，即能够将‘千兆位密度（GB/mm2）’提高到怎样的水平，这是极为重要的课题。我们的目标，不是单纯地增加积层数，而是对内存洞的深度、平面方向的设计技术、工艺技术等各种要素实施优化，从而开发出成本和与性能达到最佳平衡的闪存产品。”
按上述设计思路所开发出的产品，就是铠侠的四⽇市工厂（三重县四⽇市市）和北上工厂（岩手县北上市）生产的最新闪存、即218层的第八代BiCS FLASH（注2）产品。
CBA：用不同晶圆制作控制电路和存储单元
第八代BiCS FLASH的最大特点是导入了“CBA（CMOS directly Bonded to Array）”架构。该项技术使用不同的晶圆来制作负责存储单元控制的CMOS电路与存储单元阵列，并且将存储单元阵列侧的晶圆进行翻转后再将两枚晶圆粘贴在一起。
到上一代的第六代BiCS FLASH为止所采用的，都是在CMOS电路上形成存储单元阵列的“CUA（CMOS Under Array）”架构。CUA工艺所采用的方法，是在先完成制作的CMOS电路上层形成存储单元阵列，而为了提高存储单元的可靠性，需要用高温进行热处理。但是，高温处理会导致CMOS电路的晶体管特性出现恶化，因此CUA制造工艺在温度方面存在着相当大的限制，从而成为限制存储单元性能提升的瓶颈之一。
CBA架构的优点是：可以使用最佳的制造工艺来分别制作CMOS电路用晶圆和存储单元用晶圆。这样，由于只需要对存储单元阵列的晶圆进行高温处理，因此能够在不考虑对CMOS电路造成影响的情况下，采用能够确保可靠性的必要温度进行热处理。通过将两种晶圆的制造工艺加以区分，可以最大限度地发挥CMOS电路和存储单元的性能。
与以往相比，采用堆叠2种不同晶圆的制作工艺具有能够缩短生产时间的优点。
但是，晶圆的“贴合”绝不是轻而易举就能实现的。为了确保闪存的可靠性，必须以极高的精度进行对位。井上敦史表示，“假设晶圆的直径为1km，那么粘合时的偏离精度需要低于1mm”，如果对位的精度不够，则会对性能产生影响，例如“闪存无法工作”，或者“即使能够工作也会导致其使用寿命和可靠性显著降低”等。
上图为第八代BiCS FLASH的电⼦显微照片。图中的粉色线表示贴合面，上部为存储单元阵列，下部为CMOS电路。从图中可以看出，两者粘合得十分紧密，其特征是间距极窄，仅为几微米。
提供：铠侠
为了能够将两枚晶圆准确贴合在一起，各枚晶圆的表面必须非常平坦，因此需要进行高强度的平坦化处理。CBA技术能够使上述作为制作工艺的种种先进技术成为现实，其成果就是第八代BiCS FLASH。
第八代BiCS FLASH的层数超过了前代产品，达到了218层。井上敦史认为，“尽管这个层数比同一代的竞品（约230层的3D闪存）低5%以上，但是根据本公司的估算，在千兆位密度方面则高出了约15～20%。因此可以说，本公司的方法有效地实现了高度集成化。”
第八代BiCS FLASH大幅度提高了高密度化的程度和性能，与BiCS FLASH的前代产品相比，存储密度提高了50%，写入性能提高了20%，读取速度提高了10%，耗电量减少了30%（写入时），接口速度达到了3.6 Gbps（千兆/秒（注3））。井上敦史表示，“通过导入CBA架构，存储单元自身的特性变得更佳，这直接关系到了在写入性能等方面的提高。”
“上述性能的改善绝非是轻而易举就能够实现的”， 井上敦史表示，“一般而言，存储单元的积层数越多，则需要使每一层都变得更薄、存储单元变得更小，因此这使得存储单元的‘原有特性’出现恶化的趋势。如果无法不断突破这一课题并制作出具有高度可靠性的存储单元，晶圆的性能就无法得到提升。这应该就是困扰各家存储器供应商的因素吧。但即便如此，每一代新产品的推出都能够实现10%左右的性能改善，这恐怕也将会成为一项指标或者目标吧。”
井上敦史强调说，“通过高层数来提高存储密度是有效的方法之一，但是不依赖积层数，而是像CBA架构那样不断导入最佳技术来实现位密度的提高则尤为重要。从这个意义上来说，我认为第八代BiCS FLASH可以说是⼀款完美实现了上述思路的产品。”
“第八代BiCS FLASH”的300mm晶圆
数据中心对SSD的需求日益增长
第八代BiCS FLASH的目标是应用于更为广泛的用途，包括与越来越多被PC所采用的PCIe 5.0兼容的SSD，到面向智能手机的存储设备、数据中心SSD、企业级SSD以及车载用存储设备等。井上敦史表示，“从已经开始样品出货的客户那里，我们获得了关于可靠性和性能方面的积极反馈。”
特别值得期待的，是第八代BiCS FLASH在数据中心方面的应用。井上敦史说，“随着生成式人工智能的普及，HBM（高频宽内存）在数据中心的服务器上的应用不断深入，但是其耗电量极高。因此，市场对低耗电量的小型、轻量型SSD的需求越来越大。”在企业级产品领域，从HDD置换为SSD的速度也有望得到加速。
井上敦史表示，“我们将与各合作伙伴展开合作，以致力于实现一个更好的社会，并且以扩展闪存的应用范围为目标，继续开发各种性能有所提升的高密度闪存产品。”
在产生庞大数据量的应用程序不断增多的背景下，闪存作为“数据保存设备”的重要性也会进一步有所提升，而铠侠的第八代BiCS FLASH将会为存储设备创造出新的价值。
人工智能技术网 倡导尊重与保护知识产权。如发现本站文章存在版权等问题，烦请30天内提供版权疑问、身份证明、版权证明、联系方式等发邮件至1851688011@qq.com我们将及时沟通与处理。！：首页 > 大数据 » 铠侠第八代BiCS FLASH，高密度存储的新起点